应如何在Lattice PCIe(外围组件互连高速)核心用户界面上实现'tx_req'端口,以获得更好的传输吞吐量?

为了获得更好的传输吞吐量,应实现来自用户逻辑的tx_req,以使tx_rdy中的间隙最小化。

Lattice PCIe IP内核在用户(tx_req)和内部请求之间进行仲裁,以断言tx_rdy以通过用户界面进行数据包传输。。由于此仲裁可能需要几个时钟周期,因此可以通过将其连续置为高电平来实现tx_req,以便在当前数据包传输期间发生下一个数据包的仲裁。。这最小化了tx_rdy中的间隙,以获得更好的传输吞吐量。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:15:22 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它