为什么D FILP触发器节点被分配给IO引脚,导致我的ISPGAL设计不适合。

格子ISPGAL器件在OLMC(输出逻辑宏单元)块中具有FIPP触发器。如果你的设计使用了一个寄存器,那么你必须在你的设计方法中规划它,因为这个节点将使用一个OLMC块,从而与它相关联的IO。如果没有空闲的IOS可用,那么您的设计将不适合于所选设备,并且您必须迁移到具有较高IO计数的设备。

有关格子GAL器件的结构的更多信息,请参见逻辑图和包引脚图。ISPGA22V10数据表.

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:10:35 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它