Synplify中的SAFE属性是什么?

Synplify有一个特殊的编码指令“safe”,它将添加逻辑,这样如果状态机应该达到无效状态,它将被强制进入复位状态。

这种行为的优点是避免了任何可能的“挂起”状态,其中状态机无法恢复到有效状态,同时对电路的时序影响最小。

VHDL示例

属性syn_encoding of state:信号是“安全的”;

Verilog示例

reg [2:0]状态; 。/ *综合syn_encoding =“安全”* /;
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:09:58 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它