LogiCORE 802.16E卷积Turbo码(CTC)解码器 - 发行说明和已知问题

问题描述

本答复记录包含CORE Generator LogiCORE 802.16E卷积Turbo码(CTC)解码器核心的发行说明和已知问题列表。

针对每个版本的核心列出以下信息:

  • 新功能
  • 已解决的问题
  • 已知的问题

LogiCORE 802.16E卷积Turbo码(CTC)解码器休息室:

http://www.xilinx.com/xlnx/xebiz/designResources/ip_product_details.jsp?key=DO-DI-CTC-80216E-DEC

802.16E卷积Turbo码(CTC)解码器核心已停产。请参阅以下PDN:

http://www.xilinx.com/support/documentation/customer_notices/xcn14010.pdf

解决/修复方法

一般LogiCORE 802.16E卷积Turbo码(CTC)解码器问题

- 如何在CTC解码器上执行缩放和打孔过程?请参阅(Xilinx答复25108)

LogiCORE 802.16E卷积Turbo码(CTC)解码器v4.0

新功能

- ISE 11.2软件支持

- Virtex-6和Spartan-6支持

已解决的问题

没有

已知的问题

(Xilinx答复36084) - 如果您将2400,24和2400块放入解码器,则SISO不起作用。我该如何解决这个问题?

LogiCORE 802.16E卷积Turbo码(CTC)解码器v3.1

新功能

- ISE 10.1软件支持

Bug修复

当软输入/外部位的数量等于8时,CR472797- BUFG被插入同步复位的路径中,导致时钟速度性能下降。

已知的问题

- N / A.

LogiCORE 802.16E卷积Turbo码(CTC)解码器v3.0

ISE 9.2i IP Update 2中的初始版本

新功能

- CORE Generator中首次发布

- 支持CTC OFDMA PHY模式的所有交织器块大小,包括HARQ和IR HARQ模式:24,36,48,72,96,108,120,144,180,192,216,240,480,960,1440, 1920年,2400对

- 使用可参数化的SISO数量执行并行处理,以实现高吞吐量并减少延迟

- 支持动态块大小切换而不会中断

- 可编程的迭代次数,每个块可动态改变

- 通过穿孔界面自适应速率变化

- 使用具有外在缩放的MAX-LOG-MAP算法

- 软数据输入和外部位的可参数化选项

- Virtex-4速度等级的时钟速度超过162 MHz

-10和196 MHz,Virtex-5速度等级-1

- 解码数据速率取决于块大小,当针对Virtex-4时,在44 Mbps到63 Mbps之间变化,在针对Virtex-5时变化在53 Mbps到76 Mbps之间(最慢速度等级,五次迭代和四个SISO选项)

- 延迟取决于块大小,在针对Virtex-4时在5微秒到76微秒之间变化,在针对Virtex-5时变化在4微秒到63微秒之间(最慢速度等级,五次迭代和四个SISO选项)

- 具有单时钟域的完全同步设计

- 双缓冲输入,以适应突发或连续数据

Bug修复

- N / A.

已知的问题

- 当为软输入数据宽度和外部数据选择8位时,内核使用三个BUFG,从而降低了内核的性能。为什么会这样?请参阅(Xilinx答复31116)

LogiCORE 802.16E卷积Turbo码(CTC)解码器v2.0

初始版本不适用

新功能

- N / A.

Bug修复

- N / A.

已知的问题

- 在不同的块大小之间切换会产生错误。请参阅(Xilinx答复24614)

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:49:52 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它