10.1 EDK - 对于使用MGT的设计,时序仿真测试平台无法编译

问题描述

我在带有MGT保护器IP的Virtex-4 FX器件上进行了设计。在编译模型进行仿真时,由于MGT中的端口不匹配,编译器会出错。为什么会这样?

解决/修复方法

对于具有MGT的设计,系统时序模型包含MHS中不存在的额外端口。 SimGen生成的测试平台没有定义这些额外的端口。在编译模型以进行仿真时,编译器会因端口不匹配而出错。

要解决此问题,请在将MGT Protector用于仿真时将其从设计中移除。 MGT保护器IP是一个非常简单的IP,用于处理NBTI问题。仅在硬件中需要IP。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:49:37 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它