LatticeECP3 SERDES与标准SFP收发器模块的接口是否有任何特殊考虑因素?

参考小型可插拔(SFP)收发器多源协议(MSA),LatticeECP3 SERDES输入和输出与规范兼容。

这样可以在模块和FPGA之间实现非常干净的接口。

RD - / +是SFP模块的差分接收器输出。

它们是交流耦合的100Ω差分线路,应在用户SERDES上以100Ω(差分)端接。

LatticeECP3接收器包括适当的片上终端。。片上50欧姆输入端接应用于莱迪思CML输入。 。交流耦合在SFP模块内部完成,因此在FPGA SERDES主板上不需要。。但是,莱迪思CML输入架构需要启用片上交流耦合。。正确端接时,这些差分输出的电压摆幅将介于370和2000 mV之间(185 - 1000 mV单端)。 。LatticeECP3允许最大输入摆幅不应超过1760mV单端进入CML输入引脚。。因此,SFP输出在LatticeECP3 CML输入的允许范围内。 。TD - / +是SFP模块的差分发送器输入。。它们是交流耦合的差分线路,模块内部具有100Ω差分端接。 。AC耦合在模块内部完成,而不是FPGA主板上需要。。输入将接受500 - 2400 mV(250 - 1200 mV单端)的差分摆幅.LatticeECP3提供符合此要求的可编程输出特性,无需任何板上端接。莱迪思CML输出应使用可编程50-。欧姆上拉电阻到VCCOB。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 11:06:09 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它