在仿真中,如何让晶格FPGA的DCS从非活动时钟切换到活动时钟?

集散控制系统是一个集成了一个智能多路复用器的全局时钟缓冲器,它占用两个独立的输入时钟源,并且避免了输出时钟上的毛刺或Runt脉冲,而不管使能信号切换到何处。当选择输入切换时,集散控制系统寻找当前的时钟波形以及新的时钟波形。当一个时钟输入不工作时,模拟将不起作用,因为没有信息的当前时钟波。硬件最终会从工作时钟切换到工作时钟,但可能会受到额外的延迟。集散控制系统输出稳定到活动时钟。如果用户必须在非活动时钟和活动时钟之间切换,必须使用常规多路复用器。参考格子技术说明,TN1178:LyTeCeCP3系统的设计与使用指南.

获得TN1178的步骤:LyTeCeCP3系统的设计与使用指南-

请到www. LaTeleSeM.com & gt;产品& FPGA;CPLD & GT;LATECIECP3& GT;文档& GT;LATECIECP3 3系统锁PLL/DLL设计和使用指南。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:57:36 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它