9.2 System Generator for DSP - 生成HDL网表时,System Generator for DSP会自动创建哪些类型的时序约束?

问题描述

关键词:SysGen,约束,From / To,CE,group-to-group

解决/修复方法

modelname_cw.xcf 。这是XST使用的综合约束文件。然后,这些约束通过网表传递给实现工具。 全球时期约束 。对于包含其他时钟域的模型,将为每个附加采样率域写出多周期FROM / TO约束,从给定CE驱动的所有元件到同一CE驱动的所有元件。列出的FROM / TOGroup-to-group约束比设计中实际使用的约束。在PAR中的时序分析期间,未使用的约束将为空。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:43:55 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它