我在设计中实例化了一个原语(例如MUX21)。我怎么知道MUX21不会被软件合并到其他逻辑中?

为确保原始实例或其他逻辑元素不会被优化,请使用HDL属性在输出节点上保留逻辑(例如:Synplify Pro中的SYN_KEEP或LSE - Lattice Synthesis Engine)。

在我们的应用笔记中更详细地描述了该技术 使用ispLEVER软件在莱迪思器件中使用源约束 - AN8086

请注意,使用Lattice Diamond软件时,所讨论的技术同样适用。

Diamond和ispLEVER在线帮助系统还详细介绍了Synplify Pro和LSE的HDL属性和指令。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:56:59 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它