10.1.01 System Generator for DSP - 如果我使用DCM进行“多速率实现”,为什么在翻译后,MAP后或PAR后仿真中会出现不匹配?

问题描述

如果我使用DCM进行“多速率实施”,为什么在翻译后,MAP后或PAR后仿真中出现不匹配?

ModelSim报告错误如下:

“#**在785 ns时实例dcm_case1_gateway_out上的数据不匹配。

#Simulink结果:0b0000000000000。 (0.000000e + 000)

#VHDL结果:0b1111111111111。 (-1.000000e + 000)”

解决/修复方法

此问题不会影响硬件。这些设计已在使用ChipScope的硬件中得到验证,具有正确的行为。这是使用为“多速率实现”选择的DCM生成的系统生成器设计的门级仿真的已知问题。

此问题将在未来的System Generator版本中得到解决。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:37:55 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它