10.1时序分析器/ Spartan-3A DSP - DCM_SP未正确转换周期约束

问题描述

UCF:

NET“clk”TNM_NET =“clk”;

TIMESPEC“TS_clk”= PERIOD“clk”20 ns HIGH 50%;

9.2iSP4已将约束转换为以下PCF行:

TS_dll_clk2x180 = PERIOD TIMEGRP“dll_clk2x180”TS_clk / 2 PHASE 5 ns HIGH 50%;

但是,在10.1中,它已被转换为以下没有PHASE的PCF行:

TS_dll_clk2x180 = PERIOD TIMEGRP“dll_clk2x180”TS_clk / 2 HIGH 50%;

解决/修复方法

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:35:44 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它