Project Navigator - 将HDL源添加到项目中会错误地将进程状态标记为已过期

问题描述

运行任何综合或实现过程后,我使用以下方法之一向项目添加新的Verilog或VHDL源:
  • 项目 - >添加源...
  • 项目 - >添加源副本...
  • 项目 - >新来源......

解决/修复方法

检查HDL源文件的操作不会根据设计的层次结构进行检查,因此,无论何时添加HDL文件(或解析为添加),都会将状态设置为过期(在许多情况下不正确)到一个项目。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:32:36 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它