MIG - 如何修改Virtex-4 DDR2深度设计以支持150 MHz以上的频率?

问题描述

MIG支持高达150 MHz的Virtex-4 DDR2 SDRAM深度设计。我需要对代码或参数进行哪些更改才能使用更快的频率?

注意: Xilinx仅支持高达150 MHz的深度设计。

解决/修复方法

以下步骤描述了如何在示例设计中将150 MHz设计转换为200 MHz:

1.将INFRASTRUCTURE模块中的参数DLL_FREQUENCY_MODE值从“LOW”更改为“HIGH”。

2.将PARAMETERS文件中的以下参数值更改为200 MHz设计:

  • RCD_COUNT_VALUE
  • RAS_COUNT_VALUE
  • RP_COUNT_VALUE
  • RFC_COUNT_VALUE
  • TRTP_COUNT_VALUE
  • TWTR_COUNT_VALUE

所有这些参数计算如下: 示例:

3.更改MAX_REF_CNT。计算公式为=(7.71 *频率)+ 1。

在200MHz,MAX_REF_CNT值=(7.71 * 200)+ 1 = 1543即11'b11000000111。

4.更改TBY4TAPVALUE。计算公式为=(ns * 10中的Time_Period)/ 3。

对于200 MHz,TBY4TAPVALUE值=(5 * 10)/ 3 = 17。

所有参数值都应向上舍入。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:31:25 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它