10.1 EDK - 时钟发生器版本2.01.a在仿真期间不输出时钟信号

问题描述

当我仿真我的嵌入式设计时,时钟发生器不输出任何时钟信号。

解决/修复方法

与clock_generator_v2_01_a关联的PAO文件中存在错误。

若要解决此问题,请按照下列步骤操作:

1.在文本编辑器中打开C:\ Xilinx \ 10.1 \ EDK \ hw \ XilinxProcessorIPLib \ pcores \ clock_generator_v2_01_a \ data \ clock_generator_v2_1_0.pao。

2.将clock_generator_v2_00_a更改为clock_generator_v2_01_a。

3.保存并关闭文件。

4.重新编译EDK仿真库。

此问题已在最新的10.1 Service Pack中修复,可在以下位置获得:

http://www.xilinx.com/support/download/index.htm

包含此修复程序的第一个Service Pack是10.1 Service Pack 2。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:28:24 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它