10.1 System Generator for DSP - 当我尝试将System Generator模型导出为EDK的FSL PCore时,会出现以下消息:“运行xledkpostgen时出错”

问题描述

当我尝试将设计导出为EDK的FSL PCore时,会出现以下错误消息:

“运行xledkpostgen时出错

使用==> feval时出错

错误:<a href="error:C:\Xilinx\10.1\DSP_Tools\sysgen\plugins\compilation\EDK Export Tool \ xledkpostgen.m,734,8">文件:xledkpostgen.m行:734列:8 </一>

IMPORT的参数必须以“。*”结尾

或者指定一个完全限定的类名:“com.xilinx.sysgen.netlister.EDKPCoreBuilder”未通过此测试。“

解决/修复方法

这是System Generator for DSP 10.1和10.1.01中的已知问题。

您可以使用PLB PCORE输出作为解决方法。 PLB是EDK外设的首选总线。

此问题已在System Generator for DSP 10.1 Service Pack 2中得到修复,并允许您生成FSL PCORE。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:26:42 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它