为什么Diamond不会生成层次结构或正确合成我的RTL?

Diamond Hierarchy Generator和综合工具都依赖于能够分析与活动实现相关联的每个RTL代码。 Verilog语言通过允许使用`include directive包含额外的Verilog模块来复杂化对可用源代码的分析。使用`include提供的Verilog源可以不必在当前项目目录中。 。Verilog语言解析器提供了允许工具查找`include指令中描述的文件的方法。 。Lattice Diamond也不例外。 。Lattice Diamond提供了一个名为Verilog Include Search Path的功能,它允许Heirarchy Generator和综合工具查找使用`include指令指定的Verilog源。 。Diamond 1.1中实现此功能的方式存在问题。。当多个路径添加到Verilog包含搜索路径时,该功能将停止正常运行。。这个问题只有一个解决办法,那就是复制使用`include指令实例化的任何Verilog源代码。。此问题将在下一版Lattice Diamond软件中得到纠正。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:50:41 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它