XAPP1112 - 可参数化的8b / 10b解码器v1.1,发行说明和已知问题

问题描述

本发行说明和已知问题答复记录适用于2008年10月31日发布的XAPP1112 - 可参数化8b / 10b解码器v1.1,包含以下信息:

- 一般信息

- 新功能

- Bug修复

- 已知的问题

XAPP1112是CORE Generator的“LogiCORE 8b / 10b解码器v7.1”的源代码替代品。

解决/修复方法

一般信息

本答复记录描述了8b / 10b解码器参考设计v1.1源代码。本设计附带的应用笔记是 Xilinx XAPP1112 )。本应用笔记描述了8b / 10b解码器的实现,该解码器解码由8b / 10b编码器编码的DC平衡符号。参考设计基于ISE CORE Generator 8b / 10b解码器v7.1 LogiCORE IP网表核心。该参考设计支持的器件系列包括:Virtex-II,Virtex-II Pro,Spartan-3,Spartan-3E,Spartan-3A,Spartan-3A DSP,Virtex-4,Virtex-5和更新的架构。

新功能

- Virtex-5支持

- Spartan-3E支持

- Spartan-3A支持

- 已将默认初始化值分配给解码器端口和信号。这些值决定了上电时设计的初始状态。 DOUT,DOUT_B,KOUT,KOUT_B,RUN_DISP,RUN_DISP_B,SYM_DISP和SYM_DISP_B的初始值由泛型分配。所有其他端口和信号的默认值为0。

已解决的问题

这些问题最初来自LogiCORE 8b / 10b解码器v7.1的已知问题:

- 当CE = 0时,基于LUT的解码器的DISP_ERROR仍会转换。

- 找到的版本:v7.1(LogiCORE IP核)

- 版本已修复:v1.1

- CR 325672,442826

- 初始化寄存器时,CE信号优先于SINIT不一致。

- 找到的版本:v7.1(LogiCORE IP核)

- 版本已修复:v1.1

- CR 476990

已知的问题

- 没有

修订记录

2008年10月31日 - 初步发布

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:21:46 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它