11.1用于DSP的System Generator - 为什么我的FIFO上的复位信号在硬件中的表现与在软件中的表现不同?

问题描述

在System Generator仿真中,复位表现为电平敏感信号。但是,在HDL仿真(以及硬件)中,它是边缘敏感的。

解决/修复方法

这是由于FIFO生成器IP核中的行为改变,该行为用于DSP的System Generator中的FIFO块。新的行为是复位信号是边缘敏感的,这在系统生成器中没有反映出来。

这将在System Generator的未来版本中解决。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:21:40 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它