对于我的工作条件,如何估算ispClock-5600的PLL抖动?

莱迪思没有描述ispClock-5600可能遇到的每种操作条件的最大抖动,因为作为可编程器件,有数十亿的潜在配置!中指定的最大限制特征 ispClock 5600A系列数据手册 - DS1019

在pg。

在接近最佳的配置和条件下测量1-12。

要估计抖动在不同条件下的变化情况,您需要使用第1-17页上显示的“典型”曲线。

例如,让我们考虑估算200 MHz输出的抖动。。如果您以快速VCO频率(800MHz)运行,您将拥有一个用于100 MHz输出的“8”分频器和一个用于200MHz输出的“4”分频器。。如果您查看数据手册中的“典型周期 - 周期抖动与VCO频率”图表,您会发现使用这两个输出分频器之间的周期抖动差别不大(可能是分频器的小幅增加) 。4)。。请注意,图表显示了“RMS”抖动,其中规格表列出了峰值峰值抖动,这就是数字显着不同的原因。 。同样,如果您查看“典型周期抖动与VCO频率”图表,您会发现在高VCO频率下分频器4和分频器8之间的差别很小。。在这种情况下,规范表和图表列表RMS抖动。 。你获得的确切抖动量取决于各种各样的因素,比我们希望全面表征的更多。。因此,我们提供第1-16页和第1-17页的图表,以帮助您估算您在特定配置中看到的抖动。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:46:03 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它