10.1 Virtex-5 MAP - 错误:PhysDesignRules:1242 - 用于ILOGIC的连接无效

问题描述

当数据从IODELAY块驱动到ILOGIC块的寄存器时,我看到以下错误:

解决/修复方法

当在输入电路中实例化IDELAY组件并且在电路中的其他地方也存在冲突的IOB = NONE约束时,可能发生此错误。这会导致pack错误地配置ILOGIC组件,延迟信号驱动D输入引脚而不是DDLY引脚,导致连接无效且无法连接。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:18:28 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它