MIG v2.3 - Virtex-4 DDR / DDR2直接时钟:额外的IDELAYCTRL实例LOC引起警告:放置:851

问题描述

在实现MIG v2.3 Virtex-4 DDR / DDR2直接时钟设计时,我看到以下警告:

解决/修复方法

MIG UCF中生成的IDELAYCTRL LOC约束应基于DQ放置,因为只有DQ位使用IDELAY元件。在MIG v.3中,MIG错误地考虑了DQ和DQS布局,即使IDELAY元件不用于DQS。在某些引脚输出中,这将导致未使用的IDELAYCTRL实例,这将导致以下警告:
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:16:22 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它