MIG v2.3,v3.0 - Virtex-5 QDRII“错误:位置:899 - 以下IOB使用DCI并已锁定到I / O bank#”

问题描述

在Virtex-5 QDRII多控制器设计中,一个控制器使用DCI级联,第二个控制器不使用DCI级联,设计在MAP期间失败,错误消息类似于以下内容:

错误:位置:899 - 以下IOB使用数字控制阻抗功能(DCI)并已锁定(LOC约束)到I / O bank 21.此功能要求同一I / O bank中的VRN和VRP引脚连接到参考电阻。

以下VR引脚当前已锁定,无法用于提供必要的参考。

IO标准:名称= HSTL_I_DCI_18,VREF = 0.90,VCCO = 1.80,TERM = SPLIT

锁定的IOB列表:

c3_qdr_cq_n(0)

c3_qdr_q(10)

c3_qdr_q(11)

c3_qdr_q(12)

c3_qdr_q(13)

c3_qdr_q(14)

c3_qdr_q(15)

c3_qdr_q(16)

c3_qdr_q(17)

c3_qdr_cq(0)

c3_qdr_q(0)

c3_qdr_q(1)

c3_qdr_q(2)

c3_qdr_q(3)

c3_qdr_q(4)

c3_qdr_q(5)

c3_qdr_q(6)

c3_qdr_q(7)

c3_qdr_q(8)

c3_qdr_q(9)

占用VR网站列表:

VR网站IOB_X0Y135被comp c4_qdr_sa占用(17)

VR网站IOB_X0Y134被comp c4_qdr_sa占用(16)

在Virtex-5 QDRII多控制器设计中,一个控制器使用DCI级联,第二个控制器不使用DCI级联,MIG应始终为第二个控制器数据读取库保留VRN / VRP引脚,以便应用DCI标准。

对于第二个控制器的数据读取存储区选择,MIG应该只允许选择VRN / VRP引脚空闲的存储区。

目前,无论Bank是否有空的VRN / VRP引脚,MIG都允许分配数据读取库。

在上面的错误消息中,预先写入信号名称的c3和c4表示控制器编号。

C3禁用DCI级联选项;因此,不使用VRN / VRP引脚。

c4的地址引脚分配给空闲的VRN / VRP引脚,这是不允许的。

解决/修复方法

此问题已在MIG v3.1中修复。

要解决此问题,输出MIG UCF文件将具有启用DCI级联的控制器的DCI级联语法('CONFIG_DCI_CASCADE =主和从库信息“)。

对于通过MAP的设计,第二个控制器的没有启用DCI级联的数据读取存储区必须作为从存储区包含在约束中。

对于上面提供的错误消息,这是MIG生成的UCF文件中的DCI Cascade语法:

CONFIG DCI_CASCADE =“27 29 33”;

在上面的语法中,'27'是主库。 '29'和'33'是c4控制器数据读取库(从库)。

Bank'21'是c3控制器数据读取库。

为了使设计通过,必须将Bank'21'作为从属Bank包括在内。为此,请修改DCI Cascade语法,如下所示:

CONFIG DCI_CASCADE =“27 29 33 21”;

您需要确保主Bank和所有从属Bank属于一列Bank。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:15:19 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它