MIG v2.3,Virtex-5 DDR SDRAM - 如果仿真测试台(sim_tb_top.v / .vhd)中参数RST_ACT_LOW的值从“1”变为“0”,仿真仍保持复位状态

问题描述

仿真MIG v2.3 Virtex-5 DDR SDRAM设计存在问题。

如果参数RST_ACT_LOW的值在仿真测试台(sim_tb_top.v / .vhd)中从“1”变为“0”,则仿真保持复位状态。

此问题将在MIG v3.0中得到解决。

解决/修复方法

要在Verilog中解决此问题,必须将RST_ACT_LOW参数端口映射到SIM_TB_TOP模块中的顶级rtl文件(即DDR SDRAM的DDR_SDRAM.v / .vhd)。

要在VHDL中解决此问题,应在顶级rtl文件的组件声明中进行RST_ACT_LOW的CONSTANT声明(例如,DDR SDRAM的DDR_SDRAM.v / .vhd)

同样,该参数应在SIM_TB_TOP模块的实例端口映射中进行端口映射。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:15:11 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它