LogiCORE DDS(直接数字频率综合器)编译器v2.1 - 复位后,为什么在正弦和余弦输出改变值之前,RDY信号会在几个周期内变高?

问题描述

复位到DDS内核后,RDY信号在输出发生变化前两个时钟周期变为高电平。为什么?

解决/修复方法

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:13:36 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它