MachXO2 FPGA的边沿时钟桥的功能是什么?

MachXO2系列具有1200 LUT和更高密度,具有边沿时钟桥,用于将时钟源路由到器件中的边沿时钟资源。

该桥允许主时钟输入或PLL时钟路由到器件顶部和底部的边沿时钟路由。

边沿时钟桥以非常小的偏斜将时钟路由到器件的边缘。 有关Edge Clock Bridge的说明,请参阅 MachXO2 sysCLOCK PLL设计和使用指南 - TN1199

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:43:21 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它