12.1时序 - 为什么V5按比例分配所有温度都会得到相同的结果?

问题描述

为什么Virtex-5 FPGA按比例分配所有温度的相同结果?

解决/修复方法

开发团队发现Virtex 5 FPGA温度范围的延迟变化不大。因此,速度文件将显示每个温度的相同结果。然而,当电压变化时,他们确实看到了一些差异,所以这是在速度文件中。

传统上,对于较旧的器件,当温度变化而不是电压时,会看到差异。但是现在使用更新的器件和更小的工艺,正好相反。当电压变化而不是温度时,他们会看到差异。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:07:20 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它