用于PCI Express的LogiCORE端点PIPE v1.8 - 使用VHDL时,Core不会生成示例设计或仿真文件

问题描述

解决/修复方法

核心入门指南 ,示例设计和示例仿真仅在Verilog中提供。但是,它们仍可用于VHDL内核。要创建文件,请使用项目集生成另一个核心以使用Verilog,然后复制仿真,示例设计和实现目录。 修订记录
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 20:06:11 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它