LatticeECP3 FPGA PLL可以接受扩频输入时钟吗?

PLL设计用于跟踪具有低频率漂移的输入时钟。 LatticeECP3 FPGA PLL可以接受以低频(33KHz)调制的扩频时钟。 。PLL虽然能够接收扩频时钟,但不产生扩频时钟。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:31:29 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它