Spartan-6 - ISE软件11更新与Spartan-6 FPGA相关的已知问题

问题描述

本答复记录描述了与ISE Design Suite 11一起使用的Spartan-6 FPGA生成的已知问题。

解决/修复方法

以下表示已在11.5 ISE设计工具中确定并与Spartan-6 FPGA相关的一系列问题。

可能存在问题但未在此处列出。如果您发现此列表中没有的问题,请通过Xilinx技术支持打开服务请求

这可确保获取对DRC,时序模型,时钟拓扑和软件中其他修复的更改。

Block RAM
(Xilinx答复34533) Spartan-6 Block RAM设计咨询 - 地址空间重叠
(Xilinx答复34541) Spartan-6 Block RAM设计咨询 - 9K BRAM简单双端口(SDP)端口宽度限制
(Xilinx答复34659) Spartan-6 Block RAM - 初始配置后BRAM的输出寄存器未正确初始化
(Xilinx答复34712) Spartan-6 Block RAM设计咨询 - 9K简单双端口(SDP)Block RAM初始化不正确
(Xilinx答复34713) Spartan-6 Block RAM - 9K Block RAM上的INIT_FILE属性未正确初始化
(Xilinx答复34714) Spartan-6 Block RAM - Data2Mem不支持9Kb Block RAM
(Xilinx答复34803) Spartan-6 Block RAM - 奇偶校验位的9Kb Block RAM SRVAL / INIT值不正确
计时
(Xilinx答复34885) 11.4 Spartan-6位置 - LX25器件与其他器件具有BUFIO2引脚兼容性问题
(Xilinx答复34675) Spartan-6 - 低功耗器件需要DCM_SP和DCM_CLKGEN的额外低功耗复位电路
(Xilinx答复34766) Spartan-6 PLL - 错误的补偿模式设置
(Xilinx答复34767) Spartan-6时钟 - 来自DCM或PLL的反馈路径未正确布线
功率
(Xilinx答复34465) Spartan-6 - XC6SLX16,XC6SLX45,XC6SLX45T最大启动ICCINT
定时
(Xilinx答复33808) SPI-3链路层v7.1 - 某些Spartan-6 FPGA设计可能会失败时序
EDK
(Xilinx答复33840) 11.4 EDK,XPS_LL_TEMAC_v2_03_a - 允许在Spartan-6器件中连接外部PCS / PMA内核的战术补丁
的ChipScope
(Xilinx答复33755) 11.x ChipScope Pro插入器 - 当项目为汽车或低功耗Spartan-6 FPGA时,Spartan-6显示为器件系列
(Xilinx答复33843) 11.x ChipScope IBERT - Spartan-6 FPGA扫描测试不会改变采样点
CORE Generator
(Xilinx答复33665) 11.4 CORE Generator - 为什么我无法为SP605板上的Spartan-6 FPGA xc6slx45t部件选择PCIe核心生成的-3速度等级?
修订记录
04/12/10 添加了AR34885
10年3月25日添加了AR34803
10年3月19日添加了Block RAM部分
03/16/10 ISE 11.5发布。为11.5 SW添加了问题。删除了11.5中修复的问题。
10年2月8日添加了答复记录34344
09年12月8日初始11.4发布
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-18 19:59:47 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它