PCIe参考时钟终端应使用哪些输入缓冲区首选项设置?

PC主板上的PCIe总线使用同步参考时钟方案。

向所有PCIe插槽广播100 MHz差分时钟。

差分时钟信号由100欧姆电阻终止,以匹配传输线阻抗。
PCIe规范要求主板终止主板上连接器的参考时钟。

因此,端点附加卡上不需要终止,即在FPGA差分输入缓冲器中。

我们当前的PCIe参考设计实际上在输入差分接收器中启用了一个100欧姆的终端电阻。。这是不必要的,并且实际上通过并联2个终端电阻来降低终端阻抗。。各种主板的测试表明,终端电阻存在于所有主板插槽上,并且还可以在附加卡上启用终端电阻,从而降低了电阻。 。如果主板提供插槽终止,推荐的方法是使用以下首选项: 。IOBUF PORT“pcie_ref_clk”SITE = D1 IO_TYPE = LVDS DIFFRESISTOR = OFF; 。请注意,莱迪思差分输入缓冲器非常灵敏,即使在附加卡上也启用了终端电阻,它也能够非常可靠地运行。。没有操作问题归因于此参考时钟“双”终端,但为了完全符合规范,如果已在主板上完成终止,则不应在FPGA上完成终止。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:30:09 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它