SPI4.2 IP内核中SC / M上的发送数据总线位之间的最大电位偏差是多少?

LatticeSC / M系列数据手册 - DS1004 ,第57页包括一个表格,根据速度等级指定边缘时钟的最大偏斜量。

这直接与输出上数据位之间可能存在的偏移量有关,因为来自SPI4.2内核的发送数据以及转发时钟使用的是由边沿时钟提供的ODDR元素。

基于速度等级,数据位之间的最大可能偏差是-5 ps为36 ps,-6为32 ps,-7为28 ps。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:28:44 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它