如何通过综合初始化ORCALUT?

您可以在要实例化的特定ORCALUT4上定义“init”属性。

Synthesis将把“init”转换为它写出的edif网表中的适当“lut_function”。

下面是使用Verilog-2001语法在ORCALUT4上使用“init”属性的小示例。

模块ex(a,b,c,d,z);输入a,b,c,d;输出z; ORCALUT4#(。init(16'h4321))I1(.A(a),。B(b) 。,.C(c),。D(d),. Z(z)); endmodulemodule ORCALUT4(A,B,C,D,Z); 。//合成syn_black_box参数[15:0] init = 16'h0000;输入A;输入B;输入C;输入D;输出Z;结束模块 。注意:如果目标FPGA器件是SC / SCM器件,则必须确保将黑盒ORCALUT模块定义添加到源,如上例所示。 。SC / SCM的综合头文件不包括ORCALUT4 / 5/6的定义,除非添加适当的ORCALUT4 / 5/6模块定义,否则合成将出错。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:26:41 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它