如何在批处理模式下使用Active-HDL莱迪思版?

要以批处理模式运行Active-HDL莱迪思版,您可以执行 vsimsa 从DOS命令窗口命令。

VSimSA(vsimsa.bat)没有任何图形用户界面(GUI)。

它对于运行自动脚本或回归测试很有用,它可以从命令窗口调用为“vsimsa -do macro”。
以下是用于模拟Verilog设计的示例宏文件。
由于vsimsa命令与Modelsim兼容,因此将现有的Modelsim宏转换为Active-HDL宏是很简单的。

vlib的工作

  • vlog -v2k -work ./work file1.v file2.v file3.v top.v
  • vsim work.top -L ovi_ecp2 -PL pmi_work
  • 在上面的宏文件中,file1.v,file2.v,file3.v和top.v是设计文件。
  • top是顶级设计。
  • 该示例假设您的目标是LatticeECP2家族。
  • “ovi_ecp2”是Lattice ECP2的预编译verilog库。

其他莱迪思系列的预编译FPGA Verilog库包括:

ovi_sc
ovi_ec

ovi_xp

  • ovi_ecp
  • ovi_machxo
  • ovi_xp2
  • 以下是用于模拟VHDL设计的示例宏文件。
  • vlib的工作
  • vcom -work ./work file1.vhd file2.vhd file3.vhd top.vhdvsim work.top -L ecp2 -PL pmi_work
  • 其他莱迪思系列的预编译FPGA VHDL库包括:
SC 。EC 。XP 。ECP 。ECP2 。的MachXO 。XP2
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:26:23 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它