如何让Aldec ActiveHDL波形查看器放大到足以查看模拟的详细信息?

如果ActiveHDL波形查看器/编辑器不能放大,问题可能在于模拟的分辨率。您可以通过从ActiveHDL工具栏中选择来检查这一点 设计 - >

设置 - >

模拟

  • 寻找“模拟器分辨率”。您将看到一种模式(“设置”)和当前分辨率(例如“当前:100 ps”)。当前的分辨率通常是通过'timecale指令从Verilog模拟中获取的。 分辨率越高,您放大的可能性就越小。因此逻辑解决方案是降低分辨率。 您可以通过以下几种方式解决此问题: 对于Verilog用户,推荐的方法是使用
  • `时间表 指示。例如,您可以替换 `时间刻度1 ns / 1 ns `timescale 1ns / 100 ps (有关使用`timescale指令的更多信息,请参阅Verilog教科书。) 如果从命令行开始模拟,还可以使用更改分辨率 阿西姆/ VSIM
  • 开关选项。
    1. 这就像添加一样简单
    2. “-t 100 ps”
    3. 到你的“vsim”或“asim”命令。
    4. 例如: ” vsim {existing_options} “成为”
    5. vsim {existing_options} -t 100 ps ”。 如果要从ispLEVER GUI启动模拟,请按照下列步骤操作: 从ispLEVER GUI启动ActiveHDL。 模拟将加载并运行完成。 在ActiveHDL命令窗口中,发出“restart”命令。 在ActiveHDL命令窗口中,单击命令提示符,然后使用向上箭头回滚命令历史记录。继续滚动,直到找到 VSIM
    6. 命令。 修改 VSIM
    7. 命令附加
-t 。选项。。例如。“ 。vsim {existing_options} 。“成为” 。vsim {existing_options} -t 100 ps 。”。 。按 。输入 。再次运行模拟。 。应更改波形窗口中显示的分辨率,以便您可以放大。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:22:17 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它