我可以在VCCIO被分配到3.3伏的I / O bank中接收LVDS信号吗?

对于XP系列FPGA,提供给I / O bank的VCCIO将确定可以分配给该bank的输出,如LatticeXP系列数据手册的表2-8所示。但是,除LVCMOS1.8,LVCMOS1.5和PCI输入标准外,输入信号不依赖于提供给I / O bank的VCCIO。。因此,您可以将LVDS输入分配给使用3.3 V VCCIO的I / O bank。。有关您将使用的I / O的特定要求,请参阅LatticeXP系列数据手册中的表2-7。。无论该I / O bank的VCCIO如何,LVDS输入都需要一个外部终端电阻,用于XP设备上的所有I / O bank。。这对于LatticeECP,LatticeECP2 / M,LatticeECP3和LatticeXP2系列FPGA来说也是如此。。但是,您应始终查看您所使用的系列的特定数据表,以确保您遵循该系列的正确指南。。请注意,LatticeSC系列FPGA具有不同的要求,因此您需要查看数据手册以了解您将使用的I / O的特定要求。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:19:29 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它