Lattice SERDES引脚和PCIe通道

PCIe规范在连接器上提供PCIe通道的专用布局。

由于莱迪思器件封装上SERDES引脚的固定位置,将封装引脚与PCIe通道对齐可以完美地工作,也可以为电路板布局工程师制造布线噩梦。
本主题提供了Lattice PCIe IP的两个功能,可以帮助FPGA设计人员和电路板布局工程师选择有效的引脚排列。
极性反转
PCIe物理层提供极性反转的能力。
极性反转是指接收信号可以被识别为被反转并且物理层可以在将数据发送到数据链路层之前校正反转。 。PCIe规范的这一特性可用于提供电路板布局的灵活性。 。P信号不需要进入P通道。。将N信号路由到P通道可能更容易。。在这种情况下,物理层的极性反转将正确处理信号。。此功能由PCIe IP内核完全自动化,因此如果boad布局工程师连接反转信号,则FPGA设计人员无需执行任何特殊操作。 。车道逆转 。Lattice PCIe IP提供了通道反转(flip_lanes)的功能。。车道反转是在多车道链路中第N车道连接到车道0而车道0连接到第N车道。。例如,通道0 - >。泳道3,泳道1 - >。莱迪思PCIe IP提供此功能以协助电路板布局。 。PCIe端点卡规范具有固定的通道布局,从通道0到通道N.根据所选的封装,如果器件安装在电路板的“B”侧或“A”侧,将提供。在路由中匹配或创建扭曲的布局。。不推荐高速串行布线的扭曲,因此更好的分辨率是反转通道。。使用PCIe IP上的端口“flip_lanes”,用户可以控制是否将直接翻转或连接通道。。电路板布局工程师需要了解车道何时翻转,以便车道0可以连接到车道N等。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:10:47 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它