如何创建可在板上工作的FPGA引脚排列?

在现代FPGA设计中,在选择和设计FPGA引脚时存在许多设计限制。有I / O Bank,边缘时钟,PLL,DLL,VREF,DQS Lanes等必须全部进行管理并推动选择过程。。为了保证选定的引脚排列能够在电路板和FPGA中工作,FPGA设计人员必须在确定引脚排列之前完成设计。 。Lattice Diamond软件提供了更好的方法。。使用I / O Assistant实现策略,FPGA设计人员可以简单地定义IO结构,而无需编写FPGA设计的全部细节。 。I / O Assistant流程从用户获取RTL并仅运行必要的基础工具来创建PAD报告文件,该文件显示Bank电压,引脚和I / O类型。。内部模块可以作为挂网或未驱动的输入。。使用此流程,FPGA设计人员可以快速为电路板设计人员提供引脚排列,并确信它可以在整个设计中工作。。有关I / O Assistant流程的更多信息,请参阅“Lattice Diamond用户指南”。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:10:19 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它