LaTiCeCePm、LaTiCeCeP3和LaTICES/C/SDEDE I/O的热插座能力是什么?

通常,当FPGA器件被断电并且SerDes输入被主动驱动时,板上的一个或多个电源由于电流路径通过器件的输入而部分地上升。为了防止这一现象发生在LaTiCeCePm、LaTiCeCp3和LatticeSC/M器件中,格子CML输入缓冲器具有保护电路,该限制电路将P输入电流限制在P和N CML输入引脚上的4mA。这假设该装置断电,所有电源接地,并且由CML驱动器驱动的P和N输入均不高于1.5 75 V。P和N输入在这样驱动时必须小于指定的最大输入电流。例如,在32通道器件中,总输入电流为4mA×32通道*每个通道的2个输入引脚=256mA。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:09:55 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它