查看SERDES CML输出的最佳实践是什么？

修改标题

莱迪思CML驱动器采用开漏差分对和压控电流源构建。输出（输出+和输出 - ）包括上拉电阻至VCCOB / VDDOB（通常为1.2-1.5VDC），因为输出仅有效驱动下降沿，需要上拉来帮助驱动上升沿。。当将Lattice SERDES CML输出直接连接到测试设备时，这种CML输出结构非常重要。。大多数测试设备输入端接地。。示波器，波形分析仪和类似测试仪也是如此。。由于CML输出端接到VCC并且测试设备端接到地，因此应使用AC耦合（也称为DC块）。。电容消除了信号的直流分量（共模电压），而交流（电压摆幅）则传递给测试设备。。该方法提供了一种确保测试设备与CML输出之间的兼容性的方法，并将信号的准确表示传达给测试设备。