在LatticeSC / M中,VCCIO Bank电源连接必须考虑哪些因素?

LatticeSC / M器件具有7个VCCIO bank电源,需要在设计中考虑。

如果设计没有将引脚放入特定的存储区,ispLEVER或Lattice Diamond布局布线(PAR)软件将默认VCCIO设置为2.5V。

这可能是早期“提出”PCB设计的问题。

PCB通常设计用于需要为每个组提供特定VCCIO电源的特定接口。
但是,在FPGA设计的早期迭代中,可能不会考虑这些接口。
因此,PAR将默认FPGA中的这些设置为2.5V。
如果电路板连接与生成的PAR报告不匹配,则可能会出现电源问题。
在生成FPGA设计时,您应该考虑PCB上的物理VCCIO连接。
他们应该将所有VCCIO银行限制在特定值以匹配董事会。
此约束的语法如下:
银行1 VCCIO x.x V;

银行2 VCCIO x.x V;

BANK 3 VCCIO x.x V; 。银行4 VCCIO x.x V; 。银行5 VCCIO x.x V; 。银行6 VCCIO x.x V; 。银行7 VCCIO x.x V; 。目标是所有IO组必须连接到设计板报告中定义的适当电源。。焊盘报告定义和电路板电源连接必须始终匹配。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:09:29 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它