如果设计不使用HSTL / SSTL型I / O,LatticeSC / M器件上的VTT引脚应该连接到什么?

LatticeSC / M上的VTT引脚基于bank,用于通过LatticeSC / M器件提供与片上终端的动态连接。如果设计没有实现任何单端高速I / O,例如HSTL或SSTL(标准要求VTT用于终端),则这些存储体中的相关VTT可以保持浮动。 。VTT焊盘也在功能上与VCMT共享(共模终端)。。这与差分输入缓冲区一起使用。。在这种情况下,VCMT焊盘应悬空以用于内部VCMT,或者可以连接外部电容(0.1uF)到外部VCMT。 。VCMT和VTT不能在银行内同时使用。。银行中的VTT使用将要求共享银行的所有差分输入使用内部VCMT,并且将禁止外部VCMT。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:09:22 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它