在LatticeECP3 SERDES / PCS中,四通道中有4个txfullclks。我可以只为FPGA核心中的所有4个通道使用一个txfullclk吗?

只要没有资源冲突,通过对FPGA内核中的所有4个通道使用一个SERDES / PCS通道tx输出时钟,就不会有任何问题。您还可以监视设置/保持时间违规。当传输所有SERDES / PCS信道的数据时,

tx_sync_qd_c 。如有必要,可用于同步所有通道中的输出数据。
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-07-27 10:05:33 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它