fixedclk的定义PCI Express(PIPE)的PHY IP内核不正确

收发器PHY IP内核用户指南”中“ PCI Express的PCI IP内核(PIPE)”章节中的版本11.1中的fixclk的定义指出,它必须连接到单独的,自由运行的时钟输入源。但是,这个单独的时钟是不必要的。您可以导出fixedclkpll_ref_clk

解决/修复方法

无需解决方法。此问题已在“ 收发器PHY IP核用户指南”的 12.0版中得到修复。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-17 21:07:15 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它