fixedclk的定义PCI Express（PIPE）的PHY IP内核不正确

修改标题

“ 收发器PHY IP内核用户指南”中“ PCI Express的PCI IP内核（PIPE）”章节中的版本11.1中的fixclk的定义指出，它必须连接到单独的，自由运行的时钟输入源。但是，这个单独的时钟是不必要的。您可以导出fixedclk从pll_ref_clk 。