更改构建配置会产生意外的结果
C2H编译器不支持Nios II IDE中的多个构建配置(例如Release或Debug)。在特定配置中创建一个或多个加速器后,如果切换到不同的构建配置并创建更多加速器,C2H编译器会生成未定义的结果。
解决/修复方法
对于特定的SOPC Builder系统和Nios II IDE项目,仅在一个构建配置中指定C2H加速器。您可以使用多个构建配置,只要一个配置指定C2H编译器设置即可。
添加评论
首次访问?先看看 站点介绍吧
C2H编译器不支持Nios II IDE中的多个构建配置(例如Release或Debug)。在特定配置中创建一个或多个加速器后,如果切换到不同的构建配置并创建更多加速器,C2H编译器会生成未定义的结果。
对于特定的SOPC Builder系统和Nios II IDE项目,仅在一个构建配置中指定C2H加速器。您可以使用多个构建配置,只要一个配置指定C2H编译器设置即可。
已提问: 2018-08-17 21:06:30 +0800
已查看: 3 次
最后更新: Aug 17 '18
LATTICE CPLD 软件 DIAMOND 报错" ERROR - osc_clk matches no clock nets in the design."怎么解决啊 ?
怎样提升LATTICE FPGA CPLD的下载烧录速度,让FPGA的下载更快更省时间?
LATTICE CPLD XO3做SPI收发,最快能做到多高的频率,96M可以吗?
LATTICE CPLD XO3芯片bank0可以作为7:1LVDS的差分输入吗?还是只能作为输出?
LATTICE CPLD LC4064V-75TN48C SMT贴片出现较多虚焊,请问该怎么解决?
如何获得我现有的LATTICE FPGA CPLD订购许可证的临时扩展?
LATTICE(莱迪思) CPLD FPGA设计软件的LICENSE(授权许可选项)有哪些?
lattice cpld MachXO2如何计算PLL配置的CPHASE,FPHASE,ICP_CURRENT,LPF_RESISTOR值?
是否可以修改LATTICE CPLD MACHXO2器件的JEDEC文件中所包含的嵌入式块RAM(EBR)的初始化数据?