0

LATTICE FPGA的SERDERS 用作SDI收发时,是否可以使用内部PLL的输出作为时钟?

最近有个项目要用LATTICE ECP5 FPGA的SERDERS做SDI传输,遇到一些疑问,想请教一下:

  1. 我看了一下它们的参考设计用的是外部的差分晶振,但是因为差分晶振很贵,是否可以使用内部PLL的输出作为时钟,而不是用外部晶振?
  2. 如果有没有可能使用单端的晶振?
  3. 如果用外部晶振是时钟进PLL后输出给SERDERS还是晶振时钟直接输入到SERDERS比较好?我看了参考设计是直接接的,一般经验不是外部时钟通常进PLL比较好吗?
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除
MarkFPGA 头像
想向站长提问,微信扫码立刻加入! shawn的FPGA圈.png
1
  答案登陆可见 做站不容易,小伙伴支持一下我们吧!
编辑 标为违禁 删除 链接 更多选项...
shawn 头像
登录/注册后进行回答