LATTICE FPGA的SERDERS 用作SDI收发时,是否可以使用内部PLL的输出作为时钟?
最近有个项目要用LATTICE ECP5 FPGA的SERDERS做SDI传输,遇到一些疑问,想请教一下:
- 我看了一下它们的参考设计用的是外部的差分晶振,但是因为差分晶振很贵,是否可以使用内部PLL的输出作为时钟,而不是用外部晶振?
- 如果有没有可能使用单端的晶振?
- 如果用外部晶振是时钟进PLL后输出给SERDERS还是晶振时钟直接输入到SERDERS比较好?我看了参考设计是直接接的,一般经验不是外部时钟通常进PLL比较好吗?
添加评论