仿真ACDS 13.1更新3设计时生成的VHDL错误“错误:未知正式标识符pll_slf_rst”和Verilog错误“错误:未解析的对pll_slf_rst的defparam引用”

安装Altera®CompleteDesign Suite版本13.1更新3后,在使用MentorGraphics®ModelSim®-Altera软件仿真采用Altera PLL IP的Arria®V,Cyclone®V或Stratix®V器件的设计时,您可能会看到一条错误消息。 VHDL用户的错误消息是:

Error: Unknown formal identifier “pll_slf_rst”

Verilog用户的错误消息是:

Error: Unresolved defparam reference to “pll_slf_rst”

解决/修复方法

Quartus®II软件版本14.0中已修复此问题。

要消除Quartus II软件版本13.1 update 3中的错误,请将以下文件编译到本地库目录中,并将库altera_lnsimltera_lnsim_ver映射到本地库目录:

  • 的Quartus \ EDA \ sim_lib \ altera_lnsim.sv
  • quartus \ eda \ sim_lib \ altera_lnsim_components.vhd (仅限VHDL)
编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:56:03 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它