为什么在仿真中切换引脚PERST后,Gen3配置中用于PCI Express的Stratix V硬IP无法连接到L0?

当仿真Stratix®V和Arria®VGZ硬核为PCIExpress®作为端点时,如果在连接到Gen3 L0后硬核复位,则PCIe硬IP可能会停留在Speed.Recovery。这是仿真模型中的已知问题,对硬件没有影响。

解决/修复方法

该问题将在未来的Quartus®II软件版本中修复。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:54:44 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它