Altera器件是否支持扩频时钟输入信号?

是的,只要扩频时钟在以下任何Altera器件中提供锁相环(PLL):

此外,调制范围必须位于器件数据表或PLL应用笔记中描述的抖动规范内。

通过调制正常时钟产生扩频时钟,导致时钟边沿相对于正常时钟略微提前或落后。但是,时钟周期将保持不变。

当在系统中使用不同频率的许多时钟时,该系统中的电磁干扰(EMI)会变得很重要。减少这种情况的一种方法是通过执行这种调制,这使得能量在频率范围内扩展并降低系统EMI。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:54:19 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它