ModelSim-Altera入门版软件6.6c和6.6d无法仿真针对Stratix V器件的VHDL设计

由于ModelSim-Altera入门版软件版本6.6c和6.6d存在问题,因此无法仿真VHDL中针对Stratix V器件的设计。此问题不会影响ModelSim-Altera版软件。由于此问题,您可能会看到类似于以下内容的错误:

# ALTERA version supports only a single HDL # ** Fatal: (vsim-3512) Instantiation of "stratixv_ds_coef_sel" failed. Unable to check out Verilog simulation license.

解决/修复方法

使用Verilog HDL仿真设计或使用ModelSim-Altera版软件6.6d。

编辑 重设标签(回车键确认) 标为违禁 关闭 合并 删除

提问于 2018-08-06 16:54:05 +0800

这个帖子被标记为一个社区wiki

这个帖子是一个wiki(维基). 任何一个积分 >500的人都可以完善它